正文 

当前位置： 首页 > 程序 > java教程

risc-v基本介绍

辣椒油li 辣椒油li     2023-02-14     210

关键词：

文章目录

前言

RISC-V作为目前大火的开源指令集架构有着自己的独特魅力，本文将对其基本情况进行介绍，给大家留一个初步印象。

关于指令集的概念大家可以参看：什么是指令集架构ISA【从处理器谈起】

RISC-V念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。它是一款高质量、免许可证、开放的RISC ISA（指令集架构），是一套由RISC-V基金会维护的标准，适用于所有类型的计算系统。开源的RISC-V打破了ARM、x86架构的技术壁垒，便于开发者进行开发，目前国内外都在流行该架构。

一、命名规范

我们在实现基于RISCV架构的处理器时，根据应用场景的需要我们可以选择只实现架构中的部分指令，或者对于处理器的位宽有不同的选择。我们需要根据一些命名规范来对选择的RISCV子架构进行命名。以方便让用户马上了解这款处理器是基于怎样的子架构开发的。

RISCV ISA 命名格式：RV[###][abc……xyz]

  • RV：用于标识 RISC-V 体系架构的前缀，即 RISC-V的缩写。
  • [###]：32, 64, 128 用于标识处理器的位宽，也就是处理器的寄存器的宽度（单位为 bit）
  • [abc…xyz]：标识该处理器支持的指令集模块集合。（指令模块的含义在下面会介绍）

如RV32IMA，RV64GC。

二、模块化ISA

RISC-V采用模块化的指令集，易于扩展、组装。

RISCV ISA = 1 个基本整数指令集（I） + 多个可选的扩展指令集

其中唯一强制要求实现的基础指令集，其他指令集都是可选的扩展模块。RISC-V 允许在实现中以可选的形式实现其他标准化和非标准化的指令集扩展。
RISC-V指令集模块包括

【注：特定组合“IMAFD”被称为 “通用（General）”组合，用英文字母 G 表示】

其他的扩展指令集还包括“B”标准扩展：位操作、“E”标准扩展：嵌入式、“H”特权态架构扩展：支持管理程序（Hypervisor）、“J”标准扩展：动态翻译语言、“L”标准扩展：十进制浮点、“N”标准扩展：用户态中断、“P”标准扩展：封装的单指令多数据（Packed-SIMD）指令、“Q”标准扩展：四精度浮点。

RV32I指令集有47条指令，能够满足现代操作系统运行的基本要求，47条指令按照功能可以分为如下几类。

  • 整数运算指令：实现算术、逻辑、比较等运算。
  • 分支转移指令：实现条件转移、无条件转移等运算，并且没有延迟槽。
  • 加载存储指令：实现字节、半字、字的加载、存储操作，采用的都是寄存器相对寻址方式。
  • 控制与状态寄存器访问指令：实现对系统控制与状态寄存器的原子读-写、原子读-修改、原子读-清零等操作。
  • 系统调用指令：实现系统调用、调试等功能。

三、一些概念

1. 指令格式

RISC-V具有非常工整的指令格式，所有基础指令的格式可以分为以下四种，指令长度为32位，在“C”标准扩展中，指令长度被压缩到16位：

规整的指令格式有利于处理器中的控制器对于二进制指令的解码。符合“越规整，越简单”的设计理念。

还有两种特殊的指令格式：SB型和UJ型，两种格式都只包含一条指令。

具体基本的RISCV的汇编语言和机器语言的对应表如下所示：

2. 寄存器

RISC-V 的 Unprivileged Specification 定义了 32 个通用寄存器以及一个 PC

  • 对RV32I/RV64I/RV128I都一样

  • 如果实现支持 F/D 扩展则需要额外支持 32个浮点（Float
    Point）寄存器。

  • RV32E（E表示嵌入式系统）将32个通用寄存器缩减为16个。

每个寄存器具体编程时有特定的用途以及各自的别名，如下表：

3. 特权级别

RISC-V 的 Privileged Specification 定义了四个特权级别（privilege level），以下特权等级由高到低排列。

  1. 机器级别（M）：RISC-V中hart（hardware thread，硬件线程，hart相当于核）可以执行的最高权限模式。在M模式下运行的hart对内存，I/O和一些对于启动和配置系统来说必要的底层功能有着完全的使用权。因此它是唯一所有标准RISC-V
    处理器都必须实现的权限模式。实际上普通的RISC-V微控制器仅支持M模式。

  2. 超级监管者级别（H）：为了支持虚拟机监视器。

  3. 监管者级别（S）：旨在支持现代类Unix操作系统，如Linux，FreeBSD和Windows。

  4. 用户级别（U）：用于运行应用程序，适用于安全嵌入式系统。

任何时候，一个RISC-V硬件线程（hart）是运行在某个特权级上的，这个特权级由CSR（control and status register，控制和状态寄存器）配置。

4. CSR（控制和状态寄存器）

不同的特权级别下时分别对应各自的一套Registers(CSR)，用于控制和获取相应特权级别下的处理器工作状态。在高级别的特权级别下，可以访问低级别的CSR，譬如Machine Level下可以访问Supervisor/User Level的CSR；但反之不可以。

标准RISC-V ISA设置了一个12位的编码空间（csr[11:0]）作为CSR地址，可用于4096个CSR。根据约定，CSR地址的高4位（csr[11:8]）用于编码CSR根据特权级读写的可访问性。其中最高2位（csr[11:10]）指示这个寄存器是否是可以读/写（如只读是11）。后面2位（csr[9:8]）指示了能够访问这个CSR所需要的最低特权级（如上表中，监管者模式是01）。

RISC-V定义了专门用于操作CSR的指令，且定义了特定的指令可以用于在不同特权级别之间进行切换（称为trap）。

一个hart（硬件线程）通常在U-mode下运行应用程序，直到某些自陷（trap，例如一个管理员调用或者一个定时器中断）强制切换到一个自陷处理函数（trap handler）。提升特权级别的自陷称为垂直自陷（vertical trap），而保持在同样特权级别的自陷称为水平自陷（horizontal trap）。

例如，下表是已被分配的用户级别（U）的CSR地址：

特权级别的切换对应于操作系统中用户态到内核态的切换，在内核态中才可以进行系统调用。

四、学习资料

1. 官方资料

在RISC-V官网上可以下载基础的ISA手册及特权手册：https://riscv.org/technical/specifications/

开发者在开发前需要阅读架构规范。官方的github主页是：https://github.com/riscv。

2. 开发参考

RISC-V只是定义了一套指令集架构规范，没有具体实现的代码，需要开发者根据该架构手册，通过使用硬件描述语言如VHDL编程来具体实现基于RISC-V的处理器，再移植到满足RISC-V需求的硬件平台（处理器芯片或开发板）上去。
使用RISC-V架构的同时，还要配套开发相应的编译器gcc以及调试器如openOCD。

同时RISC-V官方提供了兼容性测试代码，可以测试每一条指令的运行结果，验证开发者的核是否实现了RISC-V规范。

目前基于RISC-V架构的开源处理器有很多，既有标量处理器Rocket，也有超标量处理器BOOM，还有面向嵌入式领域的Z-scale、PicoRV32等。具体有哪些开源处理器项目可以参见：RISC-V架构总结1，开源代码在github上也有很多。

可供学习的一个简单RISC-V核是tinyrisc。该项目实现的是一个单核32位的小型RISC-V处理器核，采用verilog语言编写

总结

RISCV由于其开源性，被大家广泛使用，我们在需要特定的处理器时也可以采用RISCV架构自行开发。同时RISCV具有低功耗的特点，适合嵌入式开发。

risc-v基本介绍

...寄存器）四、学习资料1.官方资料2.开发参考总结前言RISC-V作为目前大火的开源指令集架构有着自己的独特魅力，本文将对其基本情况进行介绍，给大家留一个初步印象。关于指令集的概念大家可以参看：什么是指... 查看详情

[转]risc-v架构介绍

1.RISC-V和其他开放架构有何不同如果仅从“免费”或“开放”这两点来评判，RISC-V架构并不是第一个做到免费或开放的处理器架构。在开始之前，我们先通过论述几个具有代表性的开放架构，来分析RISC-V架构的不同之处以及为什... 查看详情

解剖risc-v架构

解剖RISC-V架构（一）目前就职公司正大力使用RISC-V架构，加速国产化自主芯片的进程。借此契机，学习总结并分享相关知识，多多交流。CPU基本知识介绍：请注意区分“处理器”和“处理器核”，以及... 查看详情

计基2—riscv指令集介绍与汇编(代码片段)

和学校里学的x86架构不同，RISC-V指令格式的设计十分简洁、高效。为了在下一节课能够更好地理解如何搭建CPU，首先需要对RISC-V指令集有基本的了解。该文章大部分图片来自彭东老师的计算机基础实战。什么是指令集ÿ... 查看详情

计基2—riscv指令集介绍与汇编(代码片段)

和学校里学的x86架构不同，RISC-V指令格式的设计十分简洁、高效。为了在下一节课能够更好地理解如何搭建CPU，首先需要对RISC-V指令集有基本的了解。该文章大部分图片来自彭东老师的计算机基础实战。什么是指令集ÿ... 查看详情

半导体开源架构risc-v崛起，华为、阿里等中企积极参与

...考技术A（全球TMT2022年3月16日讯）在半导体开发领域，“RISC-V”正在崛起。RISC-V是规定半导体基本规格的指令集架构（ISA）之一，由美国加州大学伯克利分校的研究人员从2010年开始开发。RISC-V最大的优势在于完全的免费开源。最... 查看详情

苹果进军risc-v，arm真的不行了吗？

参考技术A实际上ARM架构和RISC-V架构都源自精简指令计算机RISC，个人觉得二者最大的不同就在于RISC-V架构的精简和彻底开放的模式。ARM说是比较开放，实际上是一种封闭的指令集架构，采用ARM架构的厂商，只能根据自己的需求，... 查看详情

织女星开发板使用risc-v核驱动gpio(代码片段)

...中国大陆地区定制的一款体积小、功耗超低和功能丰富的RISC-V评估开发板，基于NXP半导体四核异构RV32M1主控芯片。两个RISC-V核：RI5CY+ZERO_RISCY。两个ARM核：Cortex-M4F+Cortex-M0+。4个核被分为两个子系统，大核CM4F/RI5CY和小核CM0+/ZERO-RISCY... 查看详情

mit6.828准备：macos下搭建xv6和risc-v环境(代码片段)

本文介绍在MacOS下搭建Mit6.828/6.S081fall2019实验环境的详细过程，包括riscv工具链、qemu和xv6，对于Linux系统同样可以参考。介绍只有了解底层原理才能写好上层应用，曾经几度想要系统地学习OS课程，尝试去看了《计算机操作系统》... 查看详情

品三国论国产risc-v芯片天下大势(代码片段)

 §01沁恒RISC-V卓老师您好，第十六智能车竞赛已顺利收官，非常荣幸沁恒微电子自研的RISC-VMCU能够参与其中。虽然MCU的资源让部分学生施展不开。沁恒大容量高性能的RISC-VMCUCH32V307系列已批量，近期可以发样，近... 查看详情

risc-v指令格式和6种基本整数指令(代码片段)

...余度，使代码的总长度大大增加，可扩展性差。RISC-V采用的方案就是固定长度操作码。可变长度操作码，也被称作扩展操作码，它是对相关操作码的扩展，可以对操作码的二进制长度进行改变和重新设置，... 查看详情

risc-v靠谱吗？

　　向各位行业大佬求教个问题：RISC-V靠谱吗？　　事情是这样，昨天公司来了几个人，自称是国内唯几的做RISC-V芯片的公司。我上网查了，确实有这么一家公司，是初创公司。他们拿出PPT，大谈了一通RISC-V的未来，他们的处理... 查看详情

三星为其基于risc-v的tizen平台移植.net

.../s390x。龙芯中科将.NET移植到LoongArch。 现在三星为其基于RISC-V的Tizen平台移植.NET。IT之家2023年2月23日报道了 微软.NETRuntime初步支持RISC-V架构，已成功运行“helloworld”类型应用。三星工程师Dong-HeonJung移植到RISC-V架构的代码是... 查看详情

risc-v速度

查看详情

低调的国产risc-v芯片玩家

...“嘉楠”），就是当中一个重要的低调参与者。从ASIC到RISC-V众所周知，纳斯达克上市的嘉楠科技在ASIC芯片设计方面有深厚的积累，公司在芯片的前后端设计以及流片方面也有丰富的量产经验。早在2016年，嘉楠就成为了国内前十... 查看详情

阿里开源玄铁risc-v系列处理器，推动risc-v架构走向成熟

...，阿里云智能总裁张建锋宣布，平头哥开源玄铁RISC-V系列处理器，并开放系列工具及系统软件。这是系列处理器与基础软件的全球首次全栈开源，将推动RISC-V架构走向成熟，帮助RISC-V软硬件技术加速融合发展&#... 查看详情

首批risc-v手机要来了，你准备好了吗？

...eed在Twitter上发布了一则短视频，演示了运行Android10的RISC-VRV64智能手机原型。如果进展顺利的话，预计在2022年，搭载RISC-V的商用机将成功面世。Android10在RV64手机原型上操作很活泼（图片来源：Sipeed）RISC-V... 查看详情

risc-v这次真的要上天了

...阿里巴巴旗下半导体公司平头哥正式发布玄铁910(XuanTie910)RISC-VIP，着实让RISC-V火了一把。现在，RISC-V真的要上天了。Microchip的DorianJohnson表示，目前Microchip准备将其采用RISC-V指令集架构（ISA）的FPGA处理器应用到太空中，目前正在... 查看详情